數(shù)據(jù)采集和存儲(chǔ)系統(tǒng)主要由三部分組成:A/D轉(zhuǎn)換器、FPGA的數(shù)據(jù)雙緩沖器和CF卡的存儲(chǔ)。

　　1)A/D轉(zhuǎn)換器的作用是將所要采集的模擬量轉(zhuǎn)換成數(shù)字量，通過光耦隔離后，由FPGA接收、緩沖、存儲(chǔ)至CF卡。高速A/D轉(zhuǎn)換器采用的是采樣率為250kS/s的16位A/D轉(zhuǎn)換芯片ADS8515，它屬于逐次逼近寄存器型(簡(jiǎn)稱SAR型)A/D轉(zhuǎn)換器，其內(nèi)部通常具有采樣保持器，轉(zhuǎn)換速率快?！PGA主要利用片外的SDRAM提供數(shù)據(jù)輸出/輸入的雙緩沖作用，之所以選取SDRAM，主要是因?yàn)樵诟鞣N隨機(jī)存取器件中，SDRAM的容量較大，價(jià)格較低，且其數(shù)據(jù)突發(fā)傳輸模式能大大提高存取速度，能夠滿足應(yīng)用的要求。

　　3)CF卡作用是將A/D采集到的數(shù)據(jù)進(jìn)行存儲(chǔ)，當(dāng)數(shù)據(jù)容量存儲(chǔ)滿時(shí)，發(fā)送滿信息，F(xiàn)PGA得到滿信息后，停止對(duì)數(shù)據(jù)的采集并提示用戶更換CF卡。

　　2)FPGA采用ALTERA公司CycloneⅡ系列的EP2C35F672I8N，靜態(tài)功耗小于0.25W。采用+3.3V、+2.5V、+1.2V分別給不同區(qū)進(jìn)行供電。靈活的I/O控制使得編程簡(jiǎn)化，電路設(shè)計(jì)方便。采用AS和JTAG配置模式，配置芯片是EPCS16SI8N，器件的時(shí)鐘配置為50MHz。

　　FPGA主要利用片外的SDRAM提供數(shù)據(jù)輸出/輸入的雙緩沖作用，之所以選取SDRAM，主要是因?yàn)樵诟鞣N隨機(jī)存取器件中，SDRAM的容量較大，價(jià)格較低，且其數(shù)據(jù)突發(fā)傳輸模式能大大提高存取速度，能夠滿足應(yīng)用的要求。

　　3)CF卡作用是將A/D采集到的數(shù)據(jù)進(jìn)行存儲(chǔ)，當(dāng)數(shù)據(jù)容量存儲(chǔ)滿時(shí)，發(fā)送滿信息，F(xiàn)PGA得到滿信息后，停止對(duì)數(shù)據(jù)的采集并提示用戶更換CF卡。